CMOS内のGe光検出器の帯域幅を2倍に拡大する利得ピーキング
CMOSプロセスで作製された、より新しくより複雑な構造を使って、シリコン集積フォトニクス内に組み立てられたゲルマニウム光検出器の帯域幅を大幅に拡大する技術がついに開発された。
シリコン（Si）ベースの集積フォトニクスシステムは、全電気式伝送との比較で、データ伝送速度を劇的に高めることができる。Siフォトニクスベースのネットワークとラック間光インターコネクトはすでに利用されているが、チップ間、さらにはチップ内のSiベース光インターコネクトも開発されつつある。Siフォトニクス技術開発の大きな原動力は、エレクトロニクス産業で汎用されている標準CMOS プロセスを使って集積フォトニックシステムを製造できるということだ。
しかし、SiオンSiから作製された発光素子と光検出器は性能上劣ることが多いため、同じくCMOSプロセスに不可欠な要素であるゲルマニウム（Ge）が、Siプラットフォーム上にエピタキシャルに集積可能なアクティブ構成材料として頻繁に使われるようになった。
光検出器の場合、1550nm（Siフォトニクスで通常使用されている波長）におけるGe の吸収係数が0.2dB/μmと低いので、物理的に大きな検出器になる。大型化は応答度を高めるが、寄生容量も増加し、結果として検出器の帯域幅が低下する。GeコンポーネントとSi基板との接着にバンプボンディングを使用すると、寄生容量はさらに増加する。
3つのタイプの利得ピーキング
米ワシントン大学（University of Washington）とデラウェア大学（University of Delaware）の研究チームは、寄生容量は低いままで、より大きな検出器を実現するSiオンGe検出器の加工法を開発した（1）。
（もっと読む場合は出典元へ）
出典元
https://ex-press.jp/wp-content/uploads/2012/09/201209_0032feature04.pdf